j9九游會登錄入口首頁三星電子日前在美國硅谷舉行“2024年三星代工論壇”，表示2027年將引入尖端晶圓代工技術，推出兩種新工藝節(jié)點，形成包括人工智能半導體研發(fā)、代工生產、組裝在內的全流程解決方案。

　　三星電子表示，目前正通過封裝晶圓代工非內存半導體和高帶寬內存的集成解決方案，研發(fā)高性能、低能耗的人工智能半導體產品，與現有工藝相比，從研發(fā)到生產的耗時可縮減約20%。具體技術路徑為j9九游會登錄入口首頁，三星電子將于2027年在2納米工藝中采用背面供電網絡技術（制程節(jié)點SF2Z）。該技術可將芯片的供電網絡轉移至晶圓背面，與信號電路分離，從而簡化供電路徑，降低供電電路對互聯信號電路的干擾。若在2納米工藝中采用該技術j9九游會登錄入口首頁，不僅能提高功率、性能和面積等參數，還可以顯著減少電壓降，從而提升高性能計算設計性能。另外，三星電子還計劃2027年把低能耗且具有高速數據處理性能的光學元件技術運用于人工智能解決方案j9九游會登錄入口首頁j9九游會登錄入口首頁。

　　三星電子認為，人工智能時代需要高性能且低能耗芯片j9九游會登錄入口首頁。他們將通過和人工智能芯片適配度最高的環(huán)繞式柵極工藝、光學元件等技術適應這一需求。為此，三星電子將于2025年在4納米工藝中采用“光學收縮”技術（制程節(jié)點SF4U）進行量產，可使芯片體積變得更小。